晶振布局时应该注意哪些问题

PCB设计要点：

(1)、在PCB设计是，晶振的外壳必须接地，可以防止晶振的向往辐射，也可以屏蔽外来的干扰。

(2)、晶振下面要铺地，可以防止干扰其他层。因为有些人在布多层板的时候，顶层和底层不铺地，但是建议晶振所在那一块铺上地。

(3)、晶振底下不要布线，周围5mm的范围内不要布线和其他元器件(有的书是建议300mil范围内，大家可以参考)，主要是防止晶振干扰其他布线和器件。

(4)、晶振不要布在板子的边缘，因为为了安全考虑，板卡的地和金属外壳或者机械结构常常是连在一起的，这个地我们暂且叫做参考接地板，如果晶振布在板卡的边缘，晶振与参考接地板会形成电场分布，而板卡的边缘常常是有很多线缆，当线缆穿过晶振和参考接地板的电场是，线缆被干扰了。而晶振布在离边缘远的地方，晶振与参考接地板的电场分布被PCB板的GND分割了，分布到参考接地板电场大大减小了。

(5)、当然时钟线尽量要短。如果你不想让时钟线走一路干扰一路，那就布短吧。还有一点，关于晶振的选择，如果你的系统能工作在25M，就尽量不要选50M的晶振。时钟频率高，是高速电路，时钟上升沿陡也是高速电路，需要考虑信号完整性。

补充：

1、晶振下方不要走线，晶振出线包地，走线过程不能隔断，不要过孔换层；

2、晶振引出的两根时钟线也要短，防止形成发射天线；

3、晶振输出脚串电阻，加22或33PF等滤波电容, 电容到地路径要短；

4、可以使用扩频、展频等手段，但需要硬件支持，同时也可能会影响高速信号质量；

5、屏蔽晶振，金属外壳检查接地，必要时可贴吸波材料进行防护。

高速的印制线或器件与参考接地板之间的容性耦合，会产生EMI问题，敏感印制线或器件布置在PCB边缘会产生抗扰度问题。

一、问题描述

某行车记录仪，测试的时候要加一个外接适配器，在机器上电运行测试时发现超标，具体频点是84MHZ、144MH、168MHZ，需要分析其辐射超标产生的原因，并给出相应的对策。

辐射测试数据如下：

二、辐射源头分析

该产品只有一块PCB，其上有一个12MHZ的晶体。

其中超标频点恰好都是12MHZ的倍频，而分析该机器容易EMI辐射超标的屏和摄像头，发现LCD-CLK是33MHZ，而摄像头MCLK是24MHZ；

通过排除发现去掉摄像头后，超标点依然存在，而通过屏蔽12MZH晶体，超标点有降低，由此判断144MHZ超标点与晶体有关，PCB布局如下：

三、辐射产生的原理

从PCB布局可以看出，12MHZ的晶体正好布置在了PCB边缘，当产品放置与辐射发射的测试环境中时，被测产品的高速器件与实验室中参考接地会形成一定的容性耦合，产生寄生电容，导致出现共模辐射，寄生电容越大，共模辐射越强；

而寄生电容实质就是晶体与参考地之间的电场分布，当两者之间电压恒定时，两者之间电场分布越多，两者之间电场强度就越大，寄生电容也会越大，晶体在PCB边缘与在PCB中间时电场分布如下：

▲ PCB边缘的晶振与参考接地板之间的电场分布示意图

▲ PCB中间的晶振与参考接地板之间的电场分布示意图

从图中可以看出，当晶振布置在PCB中间，或离PUB边缘较远时，由于PCB中工作地（GND）平面的存在，使大部分的电场控制在晶振与工作地之间，即在PCB内部，分布到参考接地板去的电场大大减小，导致辐射发射就降低了。

四、处理措施

将晶振内移，使其离PCB边缘至少1cm以上的距离，并在PCB表层离晶振1cm的范围内敷铜，同时把表层的铜通过过孔与PCB地平面相连。

经过修改后的测试结果频谱图如下，从图可以看出，辐射发射有了明显改善。